JBD引领LEDoS产业变革：12英寸晶圆重构开启规模化量产新阶段

在 AI 技术快速渗透终端产品的背景下，AI/AR 智能眼镜正迎来新一轮产业关注焦点。从Meta推出的 Ray-Ban Meta 系列，到 Rokid、 RayNeo、Even Realities 等 AR 终端厂商相继发布新一代产品，再到阿里巴巴、小米、理想汽车等不同行业企业陆续入局，产业趋势已愈发清晰——AI/AR 智能眼镜正在从“概念验证”阶段，逐步迈向“规模化应用”。

图一：AR智能眼镜场景示意

来自 Essilor Luxottica 2025 年第四季度财报的信息显示，其与 Meta 合作推出的 AI 智能眼镜在 2025 年销量已超过 700 万副。在科技巨头与产业链多方力量的共同推动下，智能眼镜市场正在加速进入产品化与规模化阶段。

AI 让 AR 智能眼镜成为更加自然、低门槛的人机交互接口；而 AR 智能眼镜则为 AI 提供了最贴近日常生活场景的承载平台。在虚实融合逐渐成为主流交互范式的背景下，显示技术成为决定体验上限的核心变量——它不仅影响视觉呈现质量，更直接关系到设备体积、功耗与佩戴舒适度。

当前微显示技术的发展方向，正指向具备更低功耗、更高亮度、更小尺寸与更高对比度优势的 LEDoS 方案。该技术被普遍视为下一代 AR 显示的关键路径。然而，产业现实更为复杂：成本，仍然是决定其能否真正实现规模化的关键变量。

一、成本是 LEDoS 商业化的关键变量

在 AR 智能眼镜的发展进程中，产品体验的舒适度、价格的可接受性与生态内容的完整性，构成支撑市场放量的铁三角。唯有持续扩大三者的交集，硬件产品才能真正回应消费市场期待，迈入规模增长阶段。

在现有技术路径中，LEDoS 被普遍视为最有潜力同时兼顾性能与形态设计的解决方案。其优势体现在多个维度：极高的亮度，可保证 AR 虚拟画面在复杂光环境下清晰可见；超小光引擎尺寸，有助于实现更轻薄的眼镜结构设计；更低功耗，为整机续航能力提供空间。

然而，现实挑战同样清晰——LEDoS 光引擎目前在整机硬件成本中占比偏高，直接影响产品定价区间与市场定位，并在一定程度上制约整体产业节奏。

当核心显示器件成本难以有效下降，产品往往只能停留在高端小众市场，难以形成规模经济，支撑刚刚趋于完善的 AR 产业链体系。

因此，成本正成为决定技术路径能否真正兑现市场潜力的关键变量。唯有突破规模化量产的成本边界，终端产品方能进入消费级价格带，从而推动 AR 智能终端由尝试期迈向真正的放量期。

二、 CMOS 背板是决定LEDoS成本的关键

进一步拆解 LEDoS 的成本结构可以发现，其成本关键并不完全来自 Micro LED外延，而在于 CMOS (互补金属氧化物半导体) 背板。

CMOS 背板涉及复杂的半导体制程、线路设计以及昂贵的光罩投入，其单位面积价格远高于三五族化合物外延片。同时，为满足 AR 近眼显示对更高像素密度、更复杂驱动功能以及更低功耗的需求，CMOS 制程节点正持续向 22nm 以下先进制程演进，而这类先进制程主要集中在 12 英寸晶圆平台上实现规模化生产。

这意味着，每一片 12英寸 CMOS 背板都承载着极高的制造价值。因此，LEDoS 的成本问题是如何最大化这块高价值 12 英寸CMOS 面积的有效利用。

在制造过程中，背板利用效率主要取决于三个因素：前段发光单元的有效直通率、整合阶段的良率表现，以及最终可用面积比例。任何来自外延缺陷、尺寸错配或整合损耗的叠加，都会被放大到整片 12 英寸背板上，从而形成显著的成本压力。

换言之，当 12 英寸 CMOS 成为价值中心时，制造逻辑必须围绕一个核心问题展开：如何最大限度避免昂贵背板面积的浪费。

表一：LEDoS微显示屏

三、传统 W2W 路径的结构性局限

在传统 LEDoS 整合路径中，Micro LED 与 CMOS 背板通常采用晶圆对晶圆键合（Wafer-to-Wafer，W2W）方式进行整合。然而，这一路径在实际量产过程中逐渐暴露出两项结构性限制。

1. 良率连带

由于 W2W 方案在键合前无法进行有效的电性测试，导致厂商无法预先得知缺陷区域，这意味着昂贵的 CMOS 背板必须被动吸收来自上一段制程（如缺陷、波长不均等）所造成的良率损失。

任何局部的外延缺陷，都会导致与之对应的 CMOS 面积被一同切除。在这一模式下，昂贵的 CMOS 被迫为上游不良率买单。

图二：CMOS 背板利用率对比

2. 尺寸不匹配导致利用率低

当前 Micro LED 外延晶圆尺寸仍主要以 4 英寸与 6 英寸为主，而 CMOS 背板已全面进入 12英寸平台。两者在尺寸上的不匹配，使得晶圆级键合过程中必然出现大量无法利用的背板区域。

举例来说，单片 8 英寸对贴 12 英寸 CMOS 背板利用率仅剩 44%；两片 6 英寸与 12 英寸 CMOS 键合，利用率则是 50%；而 JBD 现阶段的方式，将 7 片 4 英寸外延片与 12 英寸 CMOS 整合，利用率可达约 78%。即便已是行业较优方案，仍未达到理想水平。

JBD 也正是在这一背景下判断，结构性浪费正在持续削弱 CMOS 的产能价值，并成为 LEDoS 难以突破成本瓶颈的根源。

四、从 W2W 到 D2W：制造逻辑的重构

与此同时，产业还面临另一个关键现实：尽管 CMOS 背板已经全面进入 12 英寸时代，但发光外延的尺寸升级却面临明显瓶颈。受限于材料体系差异、外延均匀性控制以及大尺寸键合工艺难度，12 英寸发光外延的产业化路径尚未真正打通，8英寸方案同样面临键合良率偏低等潜在问题。目前 Micro LED 外延仍主要集中在 4 英寸与 6 英寸平台。

这意味着，在可预见的阶段内，通过扩大外延晶圆尺寸来匹配 12 英寸 CMOS 的路径仍存在较大不确定性。

在此背景下，JBD 选择了晶圆重构路径：裸片—载板—晶圆重构（Die-to-Carrier-to-Wafer，D2W）方案，该路径制造流程从传统的“晶圆对晶圆绑定”转变为“先筛选、再重构、最后整合”，能有效隔离前段缺陷对后段整合的影响，使 CMOS 制程不被动承受不必要的良率叠加压力，从而显著提升背板利用率与整体良率。

这一转变并非简单的工艺优化，而是对制造逻辑的重构。

1，预筛选：把问题挡在键合之前

通过对裸片进行预先分选，可以在键合前识别并剔除缺陷区域，只留下无污损、适合进入后续制程的部分。单是这一制程步骤，便可将外延来料从约 70% 提升至接近 100% 有效利用，CMOS 不再承担上游缺陷损失。

2，12 英寸 CMOS完整贴合，无损重构

通过重构形成的 12英寸 Carrier ，再与 12 英寸 CMOS 完整贴合，可实现接近 100% 的面积利用率。

当背板利用率接近完整面积利用时，CMOS 单位成本能够被更有效分摊，从而为 LEDoS 微显示与光引擎成本的进一步下降创造空间。

图三：左，7片4英寸外延晶圆；右，12英寸硅基重构晶圆

随着成本结构持续优化，不仅终端产品价格有望逐步下降，产业链上下游也将因规模扩大而加速技术演进，从而形成技术进步与成本下降的正向循环。

五、以技术重构驱动最低成本竞争力

在 AR 智能眼镜迈向规模化的关键阶段，LEDoS 是否能真正突破，不仅取决于性能参数，更取决于其制造体系是否能够支撑规模化成本结构。

JBD 从 4 英寸的晶圆与晶圆键合迈向 12 英寸重构工艺，是基于对产业趋势与成本逻辑的深刻洞察，通过消除非必要的制程损失，并极致化 CMOS背板的利用价值，JBD 始终保持着全球最低的 LEDoS 芯片单位成本。这一项技术迭代不仅标志着 JBD 在量产技术上的领先地位，更为全球AR 智能眼镜产业的商业化普及奠定了坚实基础。

当制造逻辑发生改变，产业曲线也将随之转向。对于 AR 智能眼镜市场而言，这不仅是一次工艺架构升级，更是一场通向规模化应用的重要拐点。