来自：TEL、2023 IEEE Symposium on VLSI Technology and Circuits。为了实现 3D NAND 的无限层堆叠，各大设备厂商使出了浑身解数，有的声称可以做到 400 层，有的甚至未来可以实现 1000 层，本文搬运了 TEL 于 2023 年发表在 2023 IEEE 超大规模集成电路技术与电路研讨会关于新一代低温刻蚀的技术论文，记录了 TEL 是如何进一步提高低温刻蚀的极限的。本文首次成功开发出一种新型高深宽比（HAR）介电刻蚀技术，可用于下一代 3D NAND 闪存存储器的超 10μm 深度存储通道孔刻蚀。传统刻蚀技术无法实现 10μm 深度的实用化刻蚀，但我们采用低温晶圆台与新型气体化学体系的创新技术，不仅实现了 10 μm 刻蚀能力，还将工艺时间大幅缩短至 33 分钟，同时使温室气体的碳足迹降低 84%。实验证实，刻蚀后的孔剖面质量优异。因此，该技术是实现 3D NAND 闪存器件高产能、低成本及可持续制造的核心关键技术。自 3D NAND "打孔 - 填充" (punch & plug) 概念提出以来，通过多层模具堆叠技术，闪存的面密度得到了显著提升。然而，刻蚀剖面畸变导致的存储通道孔形状不规则，会引起器件电学性能不稳定，例如编程 / 擦除速度变慢和可靠性下降。因此，行业普遍采用双层模具沉积 + 存储通道孔刻蚀的工艺方案（图 1A）。该方案通过最小化刻蚀深度负载效应，缓解了产能下降问题，同时降低了存储通道孔横向（XY）间距微缩的刻蚀难度。但多层模具堆叠方案需要复杂的工艺集成和更多的工艺步骤，最终导致制造成本上升。目前有报道称，128 层 3D NAND 的单层刻蚀深度约为 6.3μm。对于未来400 层以上的 3D NAND，若要维持现有的双层模具堆叠架构，单层存储通道孔的刻蚀深度至少需要达到 8μm（图 1B）。图1A：(a) 3D NAND 结构；(b) 图 (a) 的截面视图。通过增加狭缝之间的存储通道孔数量，可实现 XY 方向尺寸微缩；B：字线（WL）层数与模具刻蚀高度的趋势图。多层堆叠虚线趋势是根据文献中的 XYZ 间距微缩趋势插值计算得出。尽管已知在低温环境下刻蚀速率会显著提高，但该技术尚未应用于 3D NAND 制造中的高深宽比介电刻蚀。当前的高深宽比刻蚀主要依赖高偏置功率下的氟碳（CF）气体，以将离子输运到刻蚀图形的底部，这导致传统温室气体产生的碳足迹居高不下。为此，我们开发了一种更高产能的高深宽比刻蚀技术，采用环境友好型气体，旨在实现 3D NAND 闪存器件的可持续制造并降低单位比特成本（$/bit）。在传统介电刻蚀工艺中，含氟碳气体发挥着关键作用：碳聚合物可保护刻蚀硬掩模免受侵蚀，同时全氟碳（CF）和氢氟碳（CHF）气体用于刻蚀 ONON（SiO₂/SiN）介电堆叠层。在传统技术中，CF 聚合物沉积和离子辐照是两个核心控制参数。虽然大分子 CF 有助于提高刻蚀硬掩模的选择比，但过厚的聚合物生长会堵塞孔口并进一步缩小孔径，限制 CF 活性物种向孔底的输运（图 2），最终导致刻蚀深度受限、深宽比无法进一步提升。为解决这一问题，我们研究了一种无碳新型气体化学体系，主要包含 H 和 F 活性物种。SiO₂中的 O 与 H 反应生成 H₂O，Si 与 F 反应生成 SiF₄。由于 H₂O 在低压环境下极易挥发，不会阻碍高深宽比深孔的进一步刻蚀。此外，这种新型气体体系能够显著提高表面反应速率，从而大幅提升刻蚀速率。本实验在配备双射频发生器的刻蚀腔室中进行（图 3A）。我们观察到，在低温晶圆台环境下，SiO₂的刻蚀速率随 H₂ 比例的增加而显著提升（图 3B）。如图 3B 和图 3C 所示，当晶圆台温度为 -60℃时，采用 CF₄/H₂等离子体高速刻蚀 SiO₂薄膜，检测到了 OH 副产物的信号，这表明 H 的存在是 SiO₂刻蚀速率大幅提升的关键因素。图3A 双频电容耦合等离子体（CCP）设备示意图；图 3B 采用 CF₄/H₂等离子体的 SiO₂薄膜刻蚀速率。在晶圆台温度为 - 60℃时，刻蚀速率大幅提升；图 3C 通过光发射光谱（OES）测量，仅在 - 60℃时检测到 OH（308.9nm）信号。图 4A 显示，只有在等离子体点火后才会出现 HF 的质谱峰。由此我们得出结论：CF₄/H₂等离子体反应生成了 HF，而 HF 与 SiO₂的表面反应速率在低温下急剧增加，从而实现了高 SiO₂ 刻蚀速率（第一代低温工艺，图 4B）。含 HF 活性物种的低温环境在介电材料高深宽比刻蚀方面展现出巨大潜力。图4A：-60℃条件下 CF₄/H₂气体等离子体开启 / 关闭状态的四极杆质谱（QMS）谱图；图 4B：-60℃下 CₓFᵧ/H₂工艺相比传统工艺，具有更高的孔刻蚀速率和更高的掩模选择比。如图 5A 所示，HF 信号强度从 -20℃开始逐渐下降，在 -80℃左右达到饱和；而 SiO₂ 刻蚀速率从 -20℃ 开始逐渐上升，这是由于低温下 HF 在晶圆表面的吸附量增加所致。此外，我们发现含磷气体在进一步加速 SiO₂ 刻蚀速率方面发挥着重要作用（图 5B）。在不添加 PF₃ 的情况下，SiO₂薄膜的刻蚀速率在 -60℃ 以下才开始显著提升；而添加 PF₃ 后，SiO₂ 薄膜的刻蚀速率随温度降低呈线性增加。实验证实，PF₃ 作为一种高效催化剂，能够显著促进 HF 与 SiO₂ 之间的反应速率。图5A：HF 信号强度和 SiO₂薄膜刻蚀速率随晶圆台温度的变化关系；图5B：HF 等离子体中添加 PF₃后，SiO₂和 SiN 薄膜刻蚀速率随晶圆台温度的变化关系。基于上述技术创新，我们实现了高深宽比存储通道孔的超高速刻蚀。随着刻蚀深度和深宽比的增加，自由基向孔底的输运逐渐衰减，导致孔图形的刻蚀速率下降。当自由基输运完全耗尽时，孔底的大部分活性物种转变为带电离子，刻蚀模式从反应离子刻蚀（RIE）模式转变为离子基化学溅射模式。在第一代低温工艺中，刻蚀深度超过 5μm 后，刻蚀模式就会从 RIE 转变为化学溅射模式，且在 8μm 深度时刻蚀硬掩模已完全被腐蚀（图 6A）。而采用新型化学体系低温工艺，得益于自由基与离子的最佳协同作用，RIE 模式可延伸至 10μm 以上，因此该工艺具备 10μm 及以上深度的刻蚀能力（图 6B）。图6A：第一代低温工艺与新型化学体系低温工艺的区间刻蚀速率和刻蚀深度对比；图 6B：采用新型化学体系低温工艺刻蚀后的 ONON 存储通道孔图形的截面 SEM 图像。在 10μm 刻蚀深度的实验中，我们实现了以下优异性能：最大孔径（Max CD）114nm，底部孔径（Bottom CD）76nm，底部圆度大于 0.95，无 ON 层弯曲，总刻蚀时间小于 33 分钟。这种新型化学体系低温工艺还能够减少模具堆叠层数。通过使用 HF 气体进行刻蚀，传统 CF 气体的分压可大幅降低，因此与第一代低温工艺相比，温室气体的碳足迹降低了 84%。我们开发了一种基于低温晶圆台和新型气体化学体系的高深宽比孔图形刻蚀新工艺。该技术实现了 3D NAND 存储通道孔的高刻蚀速率、高选择比和高深宽比刻蚀能力。实验证明，该工艺能够在 33 分钟内完成 10μm 深度的 ONON 存储通道孔刻蚀，这是传统刻蚀工艺和第一代低温刻蚀工艺都无法实现的。新型化学体系低温工艺有助于减少 3D NAND 的模具堆叠层数，使温室气体碳足迹降低 84%，为下一代 3D NAND 闪存器件的量产制造提供了可行的技术路径。
Lam Research | 低温刻蚀的奥义在哪里？
↓设置星标，精彩不错过↓
本文仅作行业信息分享、技术交流，不涉及任何涉密内容欢迎关注本公众号，获取更多半导体设备、工艺、产业动态
