华为提出的“韬定律”是什么？跟摩尔定律有什么不同？

📌 重磅｜ISCAS2026上的历史性时刻

5月25日，国际电路与系统研讨会（ISCAS2026）上，华为公司董事、半导体业务部总裁何庭波正式发表"韬(τ)定律"——

这是自1965年摩尔定律、1974年登纳德缩放定律以来，全球首个由中国科学家主导提出的半导体系统性技术准则！

同日，何庭波论文《A Time Scaling Theory for Multi-Layer Electronic Systems》提交至中国科学院科技论文预发布平台。这篇凝结华为半导体团队六年研发心血、基于2020至2026年间381款量产芯片完整工程数据的论文，首次系统披露了"韬定律"的原理、技术实证、产业路线图与现存挑战。

🔥 核心一句话：从"做小"到"做快"

六十年来，半导体产业沿着摩尔定律的轨道狂奔——每18个月晶体管密度翻倍，性能翻倍，成本减半。

但这条路，已经走到头了。

对华为而言，无法获取顶尖光刻设备，困境来得更早、压力更大。但正是这种"绝境"，倒逼华为直面全行业终将面对的根本问题——

必须跳出工艺节点依赖，重构底层技术演进逻辑。

🧠 韬(τ)定律到底是什么？

华为的洞察极其犀利：

摩尔定律的关键从来不在"尺寸大小"。晶体管变小，只是为了让开关更快、传输更短、交互更少。历代芯片迭代，本质都是在压缩运行耗时。

基于此，华为提出"多层电子系统的时间标度理论"——

✅ 不再以晶体管面积为衡量标准，转而以时间为指标
✅ 以统一特征时间常数τ为优化目标，覆盖从皮秒到秒，跨度达12个数量级
✅ 几何尺寸缩放仅是降低时间损耗的手段之一，而非唯一目标

四大核心思想：

这是继登纳德缩放定律之后，首个贯穿整个计算架构、建立统一优化目标的技术准则。

🛠️ 已经落地！逻辑折叠技术首次应用

韬定律不是纸上谈兵，而是已在华为芯片中大规模验证的技术体系。

核心技术——逻辑折叠：

传统芯片所有电路平铺在同一平面，布线越来越长，损耗越来越高。逻辑折叠打破这一思路，将数字电路、模拟电路、存储电路纵向堆叠至多层有源芯片层，通过超细间距混合键合完成层间互联。

📊 关键数据：

🤖 AI领域同样全面布局

在AI训练与推理领域，华为构建了完整的τ缩放技术体系，三大协同架构落地：

🛠️ 开启半导体产业的"中国时代"

韬定律的出现，正在彻底打破过去"谁掌握最先进制程谁就是王"的单一竞争逻辑。

未来的芯片竞争 = 工艺 + 架构 + 封装 + 互联 + 软件的全栈比拼。

🔑 产业价值分配将发生重大变化：

特别是先进封装，将从过去的"配角"正式变为"主角"。混合键合、硅通孔、三维堆叠，将成为决定芯片性能的关键因素。

这意味着：不必死磕顶尖光刻机，成熟工艺+系统级创新，照样能打！ 那些在先进制程领域处于追赶地位的企业，获得了真正的"换道超车"机会。

⚡ 写在最后

正如论文所言：

韬缩放的价值在于方法论革新。它是自登纳德缩放以来，首个覆盖全计算栈的统一优化标准，明确所有层级的技术升级必须落地为系统τ的优化才具备实际价值。

几何缩放时代已然终结。
依托尺寸缩小实现性能迭代的时代落幕。
全层级τ协同优化的立体升级时代，正式开启。

未来6-10年，率先落地τ缩放方法论的企业与生态，将主导下一个十年的计算产业格局。

半导体的"中国时代"，真的来了。 🇨🇳🔥

信源：ISCAS2026国际电路与系统研讨会、中国科学院科技论文预发布平台、《通信产业报》全媒体

集成电路行业交流群

免责声明：本文内容来源于网络，除原创作品，本平台所使用的文章、图片等相关内容，属原权利人所有。集成电路前沿转载仅作为行业信息及新闻分享，不代表集成电路前沿支持或赞同本文观点，若有任何异议或侵权，敬请联系集成电路前沿，我们会及时处理，谢谢！