新思科技Fusion Compiler实现RISC-V超收敛设计体验

随着 RISC ‑V 在全球范围内的普及加速，其开放指令集架构（ISA）特性使其成为从 MCU 、 AI 加速器到 HPC 芯片的热门选择。然而，RISC‑V 处理器 的设计自由度与复杂度也带来了 PPA（性能、功耗、面积）优化、设计周期、验证难度等方面的巨大挑战。在先进制程节点（5nm、3nm 乃至 2nm）上，这一挑战愈发明显。

新思科技的 Fusion Com pi ler 作为业内唯一真正 “单一 RTL-to-GDSII” 的数字实现平台，为 RISC‑V 开发者 提供了从 RTL 综合、布局布线，到 signoff 时序、功耗与 DRC 的完全统一环境，实现了超收敛（Hyperconvergent）设计体验。结合 AI/ML 技术的驱动，Fusion Compiler 正逐渐成为 RISC‑V 芯片设计团队在先进节点时代的核心生产力工具。

RISC‑V 的设计趋势：灵活带来复杂，开放也要求高效

RISC‑V 的生态正在迅速扩展，但其开放性也意味着实现难度显著提升。RISC‑V 允许设计者自由扩展 ISA、流水线深度、cache 架构、向量扩展（RVV）等，这使其比传统封闭式架构更具灵活性，同时也增大了物理实现环节的 PPA 收敛压力。

RISC‑V 应用场景的多样性带来了 PPA 需求差异巨大。MCU 或低功耗类 SoC 强调最低能耗；AI 或 ML 加速器强调吞吐量、频率、向量执行性能；HPC 或服务器级 RISC‑V 需要极强的频率、规模、布线可管理性。

因此， RISC-V 芯片设计团队需要一种能同时兼顾灵活性+高性能+快速迭代的实现平台。

Fusion Compiler：RISC‑V 超融合实现的理想平台

新思科技 Fusion Compiler 的核心优势在于：

真正的一体化 RTL‑to‑GDSII 引擎

综合、布局、 时钟 、布线、signoff 引擎共享单一数据模型，在 RISC‑V 的高度定制化背景下尤其重要，可避免数据转换带来的损失、多工具 flow 的交互开销以及时序与布线在不同工具间反复迭代。

Golden Signoff 内建：减少 RISC‑V 项目的迭代次数

内置的 signoff 级时序分析、寄生提取、功耗分析工具（PrimeTime、StarRC、PrimePower 技术流）让设计团队能够在 P&R 阶段即获得最终结果级别的精度，大幅减少 ECO 循环。

面向先进节点的 PPA 优化能力

Fusion Compiler 在混高度单元（mixed-row）、密集位线（dense rou ti ng）、新型 晶体管 架构（如 GAA）方面拥有领先支持，非常适合在 5nm 以下节点实现高性能 RISC‑V 内核。

RISC‑V + Fusion Compiler 的典型优化

采用新思科技 Fusion Compiler 数字实现平台，可为 RISC‑V 芯片设计团队带来多场景的优化和加速：

高频化 RISC‑V 处理器的收敛加速

对于采用深流水线或高频优化的 RISC‑V CPU ，早期时钟树插入（Early CTS）可 提前暴露时序瓶颈；逻辑重构（ Logic Restructuring） 优化关键路径（如 Dispatch/Execu te /Retire）；Hyperconvergent timing opt 消除多工具来回的耗时迭代。

面向 AI/向量扩展的 RISC‑V（RVV）实现优化

RISC‑V 向量扩展（RVV）通常会带来宽 SIM D 逻辑、大量算术单元、复杂的多 端口 register file以及高密度配线。

面向 AI/向量扩展的 RISC‑V（RVV）进行设计时，新思科技 Fusion Compiler 的优势包括分布式并行优化引擎 管理大规模并行逻辑；AI/ML 引导的 Flow 调参（DSO.ai）快速找到最优布局策略以及超大规模并行（100+ 核） 支持快速 runtime。

低功耗 RISC‑V SoC 的全域功耗优化

Fusion Compiler 将 PrimePower 的 signoff 分析引入设计过程，可实现 5–20% 动态功耗优化和显著的泄漏功耗降低。

AI 驱动的 RISC‑V 设计迭代：新思科技 的价值

在 RISC‑V 高度自由的体系下，传统手工 tuning 对 PPA 优化往往耗时巨大。

新思科技 能够自动探索数万亿种实现组合，能帮助设计团队达成 8–20% 功耗改善、0.2–0. 4G Hz 的频率提升以及流片周期加速数周甚至数月，这对竞争激烈的 RISC‑V SoC 市场极具价值。

结语：RISC‑V + Fusion Compiler ： 从探索到量产的最佳搭档

RISC‑V 的可定制性与开放性代表着处理器架构的未来，而要真正将其潜力转化为可以流片的产品，需要一个能够应对复杂性、具备先进节点适配能力，并支持 AI 驱动优化的数字实现平台。

新思科技 Fusion Compiler 正是这样的平台：

单一 RTL‑to‑GDSII

Golden signoff 内建

强大的物理综合能力

AI 驱动的

先进制程的深度适配

无论是面向 IoT 、Mobile、AI、HPC 还是定制加速器的 RISC‑V 设计团队，Fusion Compiler 都能帮助他们以更高效率、更可靠的 PPA 收敛，以及更短的量产周期，进入下一代处理器创新时代。