- Y12T44 为何1.6T/3.2T高速光模块需要更细的射频线条精度
- Y12T132 TE：用于448Gbps的NPO Socket插座信号与受力分析
- Y12T127 博升：用于多模NPO的1.6T VCSEL阵列芯片
- Y12T60 博通 200G VCSEL进展，NPO进展
- Y12T137 Ligent(海信）：425Gbps PAM4的TFLN调制器用于3.2T LDO光学的验证与分析
- Y11T308 Marvell与Samtec合作的那个CPO、CPC插座
- Y12T99 Ciena：6.4T CPX 光引擎
锐捷2026年和生益开发用于224Gbps-448Gbps/lane的NPO高密度精细线条的射频PCB板。上图是锐捷NPO的布线示意图，ASIC主芯片尺寸60mm x 57mm，PCB板的只存145mm x 150mm，厚度2.6mm。采用UHDI超高密度的布线工艺，实现线宽线间距为1mil的工艺能力。1mil=25.4μm，生益的PCB工艺显示布线宽度误差在±1μm。满足高速信号射频大带宽所需的精细线条，也支持更高密度的布局。系统PCB板设置8层GND，6层射频信号，以及2层Top +Bottom常规布线层。射频层需要薄的铜箔，薄的介质层，低粗糙度，来提高带宽。生益用离子束工艺来制作铜箔的超薄种子层，降低因趋肤效应引起的散射损耗。对于PP介质材料，常用的射频介质有PTFE，PPT、PI等聚合物。PI是聚“酰亚胺”的低损耗材质，高频PCB的材料选择了聚酰亚胺的其中一种分支材料，马来酰亚胺材料，降低介电损耗，且具有较低的膨胀系数。另外在聚合物中加入更低膨胀系数的无机填料，常用的有陶瓷颗粒或氧化硅玻璃颗粒，如填入超低膨胀系数的氧化硅填料，可进一步降低膨胀系数，控制PCB板的翘曲程度，提高可靠性。常规高频PCB板的CTE热膨胀系数17ppm/℃，控制树脂、增强纤维布、无机填料的比例，生益设计<12ppm/℃，测试可达到10ppm/℃。细线条工艺采用mSAP改良半加成工艺，Y10T198 800G光模块PCB工艺从HDI向SAP或mSAP演进铜箔刻蚀工艺的形貌与粗糙度，可支持线条向25μm宽度优化。测试的射频损耗，200Gbps/lane的信号，0.15dB/mm（3.8dB/inch）损耗。支持NPO的布线长度。400Gbps/lane的信号，如果采用PAM6的调制格式，损耗0.215dB/mm，如果采用PAM4的调制格式，其奈奎斯特频率为106GHz，其损耗随频率增大而增大，约为0.25dB/mm5月23日的议题《高速VCSEL、直调DFB与高速EML原理、现状及发展瓶颈》，可详询18140517646
