lch
发布于 2026-05-20 / 0 阅读
0

Y12T140 阿里:用于PCIe 的LPO光学以及PCB的工艺验证

PCIe的信号速率越来越高,PCIe 5.0采用NRZ调制格式,从PCIe 6.0开始采用PAM4信号格式。
2026年,阿里验证了LPO、NPO等光学模块在AI组网的性能。
  • Y12T115 阿里:102.4T交换机800G LPO验证
  • Y12T54 阿里 3.2T NPO光学引擎用于512卡节点Scale up网络

也使用OSFP的LPO用在PCIe的5.0验证。
OSFP有八个通道,通过2个OSFP实现16x通道的传输。先验证了PCIe 5.0 32Gbps的传输。
支持100m通信,信号延时2.5μs,其中0.8μs是本地芯片的基线延时,光纤传输延时1.0μs,交换芯片和Retimer再定时芯片延时有0.7μs。

2026年是将标准的800G DR8的LPO光模块,原本是8通道112Gbps传输性能,降低速率用在8x32Gbps的PCIe的5.0版本。主要使用PCIe 6.0/7.0的GPU芯片还没有规模上市商用。
LPO将来可以用于PCIe的6.0和7.0版本。
2026年,阿里还评估了用于PCIe 7.0 128Gbps PAM4信号(奈奎斯特频率32GHz)的PCB的工艺能力研究。
  • Y12T44 为何1.6T/3.2T高速光模块需要更细的射频线条精度
  • Y12T138 热插拔光模块高速信号与插拔“尾桩效应”


尤其是PCB过孔的尾桩控制的背钻精度,对于信号的带宽和可制造能力有很高的要求。
对于PCIe 5.0的NRZ和PCIe 6.0的PAM4,他们的奈奎斯特频率是一样的,可以使用同样的PCB工艺能力。但对于PCIe 7.0,则需要高精度背钻来降低尾桩长度,通常需要控制在100μm以内。
阿里在2026年评估尾桩长度3±2 mil,以及1±1 mil的两种工艺能力传输PCIe 7.0信号的可行性。并考虑用尾桩填充空气替代环氧树脂,进一步降低介电常数,提高带宽。

5月23日的议题《高速VCSEL、直调DFB与高速EML原理、现状及发展瓶颈》,可详询18140517646