imec，全球首发 3D CCD 存储！

来源：imec。

imec 全球首次实现面向 AI 存储应用的电荷耦合器件 (Charge-Coupled Device，CCD) 三维架构量产验证，以及在类 3D NAND 架构中集成 CCD 的可行性，为破解人工智能专属负载的存储墙难题，提供了一款高性价比、超高比特密度的存储解决方案。

*CCD 核心原理就是：用电势阱存储电荷、通过时序脉冲控制电荷一步步移位传输。早年用于相机成像、扫描传感。本文的 CCD 是把 CCD 电荷耦合移位的物理机制，拿来做存储器：不用来感光成像，专门用来存数据、传数据在 3D NAND 垂直堆叠结构里，用 IGZO 做沟道靠栅极电压形成势阱困住电子，按脉冲节拍串行搬运电荷，用电荷量代表存储的比特,属于新型电荷型存储器，做 CXL Type3 AI 缓冲内存。

本周，在 2026 年IEEE 国际存储器研讨会 (IMW) 上，imec 首次全球发布搭载 IGZO (Indium Gallium Zinc Oxide) 沟道的 CCD 存储芯片。这款可正常工作的 3D CCD 器件，通过在 3 层字线堆叠结构中刻蚀垂直存储孔构成相位栅极；已验证电荷比特跨栅极传输速度超过 4MHz。

将 CCD 器件集成至 3D NAND Flash 架构的工艺可行性，保障了制造成本优势，同时实现超越 DRAM 物理极限的比特密度。这款块寻址式 3D CCD 器件，可作为适配 CXL (compute express link )® 3 类缓冲存储器的优选方案，面向 AI 场景，通过高带宽 CXL® 交换机为多处理器大批量输送数据。

人工智能对存储容量的需求持续激增，给传统 DRAM 存储技术带来巨大压力，DRAM 已难以维持每比特成本的持续缩降趋势。存储行业亟需探索新型高性价比存储方案，用以补充 DRAM 及基于 DRAM 的高带宽内存 (HBM)，适配 AI 专属算力负载。与此同时，新一代存储接口应运而生，相比传统双倍数据率 (double data rate，DDR) 总线，能更高效利用主存资源。CXL® 便是其中主流协议，可通过高带宽 CXL® 交换机为多处理器共享大容量存储资源。这类 CXL® 3 类缓冲存储器的技术规格与传统 DRAM 存在差异，为新型存储技术落地提供了绝佳契机。

图 1：(a) 基于 3 字线架构的 3D CCD 结构示意图：底栅 (bottom Gate, BG)、中栅 (Center Gate, CG)、顶栅 (Top Gate, TG)，底部为源极 (S)、顶部为漏极 (D)；(b) 三层栅极截面透射电子显微镜 (TEM) 成像，字线间距 80 纳米。

早在 2024 年，imec 便从概念层面提出带 IGZO 沟道的 3D CCD 技术，具备成为 CXL® 3 类缓冲存储器的巨大潜力，并完成二维原理样机的存储功能验证。imec 存储内存项目总监 Maarten Rosmeulen 表示：“这款 CCD 器件作为缓冲存储器的核心优势，在于可兼容 3D NAND 闪存串架构 —— 这是实现规模化、超高比特密度最具成本优势的工艺路线，其密度有望远超 DRAM 极限。我们如今首次实现完整可用的三维架构，采用 3 字线结构，制备的垂直 IGZO 沟道尺寸与商用 3D NAND 工艺相当，存储孔直径可达 80-120 纳米。”

图 2：(a) 3 字线架构 3D CCD 存储器三栅极脉冲时序与串行电荷传输原理示意；(b) 3D CCD 工作原理示意图，通过栅极下方势阱的形成与偏移实现电子迁移。

在该三维器件中，CCD 寄存器(存储串)以垂直插塞结构集成，借鉴 3D NAND 打孔 -填充工艺，贯穿三层字线堆叠层刻蚀成型。横向字线充当栅极，定义每一串存储单元内的多位数据；数据以电荷形式存在，可通过脉冲电压机制在栅极间串行传输与存储。

图 3：(a) 7 款不同存储孔(MH)直径器件的电流 - 频率特性曲线，测试频率最高达 4MHz；(b) 由对应电流 - 频率曲线斜率测算得出的单次循环电子传输数量。

Maarten Rosmeulen 补充道：“我们已实现垂直 IGZO 沟道下超 4MHz 的稳定电荷传输，单次循环可传输数千个电子电荷，足以满足实际存储应用中单比特甚至多比特存储需求。与按字节寻址的 DRAM 不同，自研 3D CCD 器件采用块级数据访问设计，更适配当下主流 AI 算力负载。同时该技术具备无限擦写寿命、依托 IGZO 沟道材料实现长效数据保持、基于电荷存储天然支持低压工作等特性，进一步推动 3D CCD 技术走向缓冲存储器商用落地。目前团队正持续拓展字线层数，并优化 3D CCD 缓冲存储器的读出电路设计。我们已准备好联合产业伙伴推进技术迭代，全面释放其在 AI 存储领域的应用潜力。”