日前，作为格罗方德旗下公司， MIPS 正式宣布与德国 Inova Semiconductors 企业达成合作，共同打造面向 先进人形机器人 与 物理 AI 边缘平台 的 机器人控制参考平台 。该平台依托 Inova Semiconductors 在 汽车 区域架构（ zonal architecture ）的深厚技术积累，支持实时控制回路与安全 AI 工作负载，并采用格罗方德 FDX 工艺制造，兼具高品质、领先性能与超低功耗特性， 不仅大幅简化机器人系统设计，更有效降低物料清单（ BOM ）成本。
数据显示， 2025 年中国人形机器人整机企业已超 140 家，人形机器人产品突破 330 款。从仅能在线思考的 AI 软件，到具备执行、决策能力的实体机器人， AI 正从屏幕走向物理世界，通过 感知、思考、决策到执行 的全流程闭环，真正实现与现实世界的深度交互，这也标志着物理 AI （ Physical AI ）时代的正式到来。
与数据中心需要具备大规模推理能力不同，物理 AI 的发展必须基于微秒级的延迟控制和晶圆面积的高效利用，更侧重实时性、确定性和安全性，而非万亿次浮点运算能力。但 现有工具仍存在诸多技术短板的现状 ， 工程师目前可用的大部分硬件在设计之初并未考虑物理 AI 的核心需求。
现有工具的局限性
· 延迟与拥塞问题 ：数据平面流量需经过多个通用计算核心和互连架构，每一个环节都会带来不可预测的延迟；
· 通用 IP 目录的局限性 ：商用核心对所有工作负载一视同仁，限制了产品差异化， OEM 面临性能同质化的挑战；
· 开发周期碎片化 ：硬件与软件的迭代节奏相互独立，导致高昂的改版重流（ Re-spins ）成本和认证延误；
· 原型开发的阻力 ： FPGA 和定制专用集成电路（ ASIC ）的原型开发往往需要数月时间，阻隔了模型与市场之间的反馈闭环。
上述局限最终使得设计师的仿真结果，与实际制造的硬件性能相去甚远，这种滞后性导致物理 AI 的性能大打折扣，甚至完全失效。
MIPS 提供的晶圆厂级 RISC -V 方案，有何核心价值？
解决上述问题，仅凭优秀的 IP 设计远远不够，更需要一套将设计、建模、制造整合为一体的、持续验证的端到端落地模式。 MIPS 与母公司格罗方德打造的晶圆厂级 RISC -V 方案，正是该模式的核心实践与典范。
· 开放标准保障灵活性 ： RISC -V 指令集与行业标准协议，使客户摆脱了转有架构的束缚，避免被锁定；
· 晶体管级协同优化 ：依托格罗方德晶体管级协同优化能力，实现了纯 IP 供应商无法企及的安全性、功耗和良率调优；
· 月度流片加速验证 ：月度流片将验证周期从多个季度缩短至数周，大幅缩小原型开发的时间差距；
· Atlas Explorer 构建数字前端 ： Atlas Explorer 作为该工作流的数字前端，打造了一套虚拟环境，可在 芯片 制造前完成工作负载的建模、性能分析和压力 测试 ，其输出结果可直接对接格罗方德实验室，用于在真实晶圆上快速验证。
· 制造自由： 客户能够跳出这种迭代开发模式，选择全球任意制造商进行量产。
这不仅意味着仿真速度的提升，更是一套打通设计、建模、晶圆厂的闭环路径，打破了创意、模型与实际器件之间的壁垒，最终实现 芯片 性能与仿真预测高度一致，这对于无法承受不确定性的安全关键型市场而言是不可或缺的核心要素。
MIPS ：瞄准物理 AI 的领先 RISC -V IP 提供商
不同于侧重大语言模型基准 测试 的 CPU 、 GPU 供应商， MIPS 瞄准的是物理 AI 的连接基础设施， 即负责协调传感器、加速器（加速卡）和执行器的数据移动与事件驱动子系统。 存储控制器、数据 处理器 （ DPU ）、 汽车 网关、工业机器人均依赖这套编排架构。 通过专精于确定性吞吐量和实时响应能力， MIPS 填补了高层 AI 计算与底层机械控制之间的空白——正是在这个空白地带，延迟往往会转化为安全隐患。
STAC 框架： MIPS 面向物理 AI 的设计语言
云端 AI 的核心是训练与推理，而物理 AI 的核心是 交互 ，需要在现实世界中持续完成感知、推理、响应和反馈。
此前的自主系统框架，仅止步于 感知 →思考→执行 。 MIPS 通过新增 通信 环节，对传统框架进行升级，构建了一个专为实时、事件驱动计算优化的 闭环反馈系统 。这四个环节共同构成 STAC 框架，成为 MIPS 物理 AI 战略的核心组织原则。 STAC 不仅是一套概念模型，更是一套工程规范。它定义了 信息如何在智能机器中流转 ，以及 芯片 、软件、安全机制如何相互 联锁 ，从而确保数据流的确定性，每个环节对应着独特的计算需求，同时也对应着 MIPS Atlas RISC -V IP 产品组合中的特定系列。
MIPS Atlas RISC -V IP 产品组合支持实时、事件驱动的计算，可用于感知、思考、行动和通信 (Sense, Think, Act, Communication; STAC) 闭环，应用于机器人、交通运输、嵌入式计算以及现实世界中的其它 AI 应用。
感知（ Sense ）：将物理世界转化为数字数据
物理 AI 依赖来自于摄像头、雷达、激光雷达、网络接口在内的数据流， 正是这些设备将物理世界转化为数字形式。这些信号必须在靠近源头的地方进行采集和预处理，而且通常是在严格的散热和功耗限制下完成的。
MIPS P8700 架构专为感知环节而设计，其嵌入式应用 处理器 针对 数据传输效率 优化，而非单纯追求时钟频率。 它们能够处理并发的传感器数据输入，管理本地存储层级，并运行用于降噪和信号融合的轻量级 AI 模型— 所有操作均实现实时性
对于 汽车 和工业领域的客户而言， 这意味着传感器数据可保持 连贯性 并附带时间戳，直接传递至决策层；对于网络系统而言，这意味着数据包可在拥塞形成前便完成优先级排序。
MIPS P8700 的核心设计重点包括：
· 针对高速率传感器流量的 多线程技术 和 低延迟 I/O ；
· 防止单一故障扩散的 集成式安全机制 ；
· 适应以数十年为周期的嵌入式市场的 长生命周期支持 。
思考（ Think ）：将数据转化为决策
数据采集完成后，需要进行解读分析。思考环节是推理发生的地方，需要通过数据得出推论、建立关联、预测轨迹。与云端推理不同，嵌入式设备的思考必须是快速的，例如， 汽车 刹车系统或机械臂无法等待数据帧的延迟。
MIPS S8200 推理引擎在边缘端融合了 AI 计算与传统计算，核心亮点包括：
· 异构工作负载：控制逻辑、神经推理和信号处理并行处理；
· 与感知环节深度整合：预处理后的数据流可直接进入决策闭环；
· 软硬件协同设计：允许 AI 库与实时操作系统共享同一个安全域。
借助 RISC -V 的可扩展性， MIPS S8200 在支持定制化向量扩展和机器学习扩展的同时，无需舍弃标准工具链。它提供本地化、高能效的推理，更重视结果的正确性和低延迟，而非原始的计算规模。
执行（ Action ）：将决策结果转化为物理动作
执行环节需要将决策意图转化为物理行为，比如电机转动、控制面调整、阀门调节、网络路径切换。该环节对于低延迟有着严苛要求，因为一个延迟的信号则有可能导致系统不稳定，甚至引发安全事故。
MIPS M8500 实时控制器专为 确定性控制 和 功能安全 设计，整合了精准的中断处理、经过安全认证的微控制器核心，并可根据 ISO 26262 功能安全标准要求，实现冗余锁步（ Lock-step ）运行。 MIPS M8500 的核心能力包括：
· 微秒级的周期精准响应
· 支持持续自检测的内置诊断逻辑
· 直接在设计阶段就植入 RTL （寄存器传输级）中的可配置安全等级（从 ASIL-B 至 ASIL-D ）
对于工业机器人而言，这意味着更流畅的运动轨迹和更低的抖动；对于电动 汽车 而言，这确保了扭矩的稳定性以及电池管理系统的安全性。对于航空航天而言， 它能确保分布在各个节点上的执行器与传感器保持同步。
通信（ Communicate ）：形成闭环
动作执行之后，信息必须回传，以确认执行结果、更新模型、实现跨节点协同。在分布式 AI 系统中，这种通信占据了总工作负载的主导地位。数据必须在 处理器 、加速器、存储器之间 以极低的延迟 持续传输。
MIPS I8500 架构是通信环节的核心载体，专为 数据传输 和 数据包编排而打造 的多线程 RISC -V 引擎，它不直接处理数据载荷（ Payload ），而是负责 数据调度 —— 管理队列、路由流量、执行质量管控。每个硬件线程都作为独立的运行上下文，让单个核心可同时管理多个数据流，且无需增加 芯片 面积。
其独特优势包括：
· 凭借每平方毫米的高吞吐量，实现高密度性能；
· 与功耗成比例的效率，可随工作负载动态扩展；
· 可编程流水线，客户可针对特定的网络协议或控制协议进行定制；
· 支持 Linux 、实时操作系统（ RTOS ）或裸机环境的 开放标准可编程性 。
这一层级也充分体现了晶圆厂级的反馈闭环： 通过 Atlas Explorer ，工程师可以对多线程工作负载进行建模；而格罗方德月度定期流片服务，则能将这些模型转化为经过验证的硅片。
软件与工具： “软件优先”的 Atlas Explorer 平台
长期以来， 半导体 IP 遵循的模式是先集成 IP ，再进行流片，这种“硬件优先”的模式并不适用于 AI 驱动的复杂系统。
借助 Atlas Explorer 平台，硬件和软件团队在流片前可以对每个阶段都进行协同仿真，从而确保延迟、安全性和性能指标在各技术领域均保持一致。这种闭环设计使得物理 AI 系统具备了自适应性、安全性和可验证性，这也正是 MIPS 内部用于设计和 测试 其 RISC -V IP 的同套架构。
以往架构追求通用性， MIPS 的 STAC 框架则拥抱 专业化 与 协同化 。 在物理 AI 领域，成功的关键不在于单颗 芯片 包揽一切功能，而在于每一层级都能实时协同工作。